GB/T 46280.4-2025 芯粒互联接口规范 第4部分：基于2D封装的物理层技术要求

　　ICS 31.200 CCS L 55

　　中 华 人 民 共 和 国 国 家 标 准

　　GB/T 46280.4—2025

　　芯粒互联接口规范

　　第 4部分:基于 2D封装的物理层技术要求

　　Specification forchipletinterconnection interface—

　　Part4:Physicallayertechnicalrequirementsbased on 2D package

　　2025-08-19发布 2026-03-01实施

　　国家市场监督管理总局国家标准化管理委员会

　　

　　发

　　

　　布

　　GB/T 46280.4—2025

　　目 次

　　前言 Ⅲ

　　引言 Ⅳ

　　1 范围 1

　　2 规范性引用文件 1

　　3 术语和定义 1

　　4 缩略语 1

　　5 逻辑子层 2

　　5. 1 逻辑子层功能 2

　　5. 2 数据分发 2

　　5. 3 冗余修复 2

　　5. 4 加解扰 2

　　5. 5 初始化 3

　　5. 6 训练流程 4

　　6 基于 2D封装的电气子层 7

　　6. 1 电气子层功能 7

　　6. 2 收发机整体结构 9

　　6. 3 发射机规格 11

　　6. 4 接收机规格 13

　　6. 5 边带通路电气参数 14

　　6. 6 芯粒互联接口的物理布局 15

　　6. 7 接收机眼图 18

　　6. 8 电源噪声 18

　　6. 9 低功耗模式快速切换 18

　　7 边带通路 19

　　7. 1 总则 19

　　7. 2 串行边带通路接 口 19

　　7. 3 串行边带通路报文格式 20

　　8 芯粒物理层接 口 21

　　8. 1 总则 21

　　8. 2 公共控制接 口 22

　　8. 3 事件接口定义 22

　　8. 4 发送数据接 口 23

　　8. 5 发送控制接 口 24

　　Ⅰ

　　GB/T 46280.4—2025

　　8. 6 接收数据接 口 25

　　8. 7 接收控制接 口 26

　　附录 A (资料性) 2D封装芯粒互联 bump map示例 27

　　A. 1 示例一 27

　　A. 2 示例二 32

　　Ⅱ

　　GB/T 46280.4—2025

　　前 言

　　本文件按照 GB/T 1. 1—2020《标准化工作导则 第 1部分 :标准化文件的结构和起草规则》的规定起草 。

　　本文件是 GB/T 46280《芯粒互联接口规范》的第 5部分 。GB/T 46280已经发布了以下部分 :

　　— 第 1部分 :总则 ;

　　— 第 2部分 :协议层技术要求 ;

　　— 第 3部分 :数据链路层技术要求 ;

　　— 第 4部分 :基于 2D封装的物理层技术要求 ;

　　— 第 5部分 :基于 2. 5D封装的物理层技术要求 。

　　请注意本文件的某些内容可能涉及专利 。本文件的发布机构不承担识别专利的责任 。

　　本文件由中华人民共和国工业和信息化部提出 。

　　本文件由全国集成电路标准化技术委员会(SAC/TC599)提出并归 口 。

　　本文件起草单位 : 中关村高性能芯片互联技术联盟 、中国电子技术标准化研究院 、深圳市海思半导体有限公司 、清华大学 、盛合晶微半导体(江阴)有限公司 、深圳市中兴微电子技术有限公司 、北京大学 、中国移动通信有限公司研究院 、福建省电子信息(集团) 有限责任公司 、北京芯力技术创新中心有限公司 、中科芯集成电路有限公司 、上海交通大学 、中茵微电子(南京)有限公司 。

　　本文件主要起草人 :吴华强 、杨旭东 、蔡静 、崔东 、张玉芹 、杨蕾 、李翔宇 、王海健 、吴波 、王谦 、刘泽伟 、罗多纳 、王士伟 、唐良晓 、李洋 、齐筱 、薛兴涛 、潘二灵 、黄新星 、李男 、王大鹏 、贾海昆 、王玮 、叶乐 、贾天宇 、李欣喜 、章莱 、金鹏 、魏敬和 、华松逸 、贺光辉 、蒋剑飞 、袁春 、朱红卫 、许弘文 、高强 。

　　Ⅲ

　　GB/T 46280.4—2025

　　引 言

　　芯粒(chiplet)技术是通过高带宽互联接口和先进封装 ,将多个裸芯片或集成的裸芯片集成为一个更大的芯片或系统 ,兼具高性能和低成本优势 。在后摩尔时代 ,芯粒技术是支撑高性能计算产业发展的关键技术之一 。

　　GB/T 46280《芯粒互联接口规范》旨在对芯粒间点对点互联的数据传输处理机制进行统一 ,用于不同供应商(设计单位 、制造单位 、封测单位) 、不同功能 、不同工艺节点的芯粒实现高效互联互通 。

　　GB/T 46280《芯粒互联接口规范》规定了芯粒间互联的分层架构 , 以及各层的功能要求和层间接 口要求 ,拟由五个部分构成 。

　　— 第 1部分 :总则 。 的在于界定芯粒互联接口的术语和定义 、缩略语 ,规定芯粒互联接 口 的分层架构以及各层的基本功能 ,并确立互联场景和封装类型 。

　　— 第 2部分 :协议层技术要求 。 目的在于规定芯粒互联接 口 的协议层技术要求 、通用 SoC 总线协议 、高带宽存储协议及自定义协议的报文格式适配方式 。

　　— 第 3部分 :数据链路层技术要求 。 目的在于规定芯粒互联接口的数据链路层技术要求 。

　　— 第 4部分 :基于 2D封装的物理层技术要求 。 目的在于规定芯粒互联接口的基于 2D封装的物理层技术要求 。

　　— 第 5部分 :基于 2. 5D封装的物理层技术要求 。 目 的在于规定芯粒互联接 口 的基于 2. 5D 封装的物理层技术要求 。

　　Ⅳ

　　GB/T 46280.4—2025

　　芯粒互联接口规范

　　第 4部分:基于 2D封装的物理层技术要求

　　1 范围

　　本文件规定了芯粒互联接口的基于 2D封装的物理层技术要求 ,包括初始化及训练流程 、物理层电气规范 、冗余机制 、接口物理布局 、低功耗控制相关技术要求 。

　　本文件适用于芯粒互联接口的设计 、制造和应用 。

　　2 规范性引用文件

　　下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款 。其中 , 注 日期的引用文件 ,仅该日期对应的版本适用于本文件 ;不注日期的引用文件 ,其最新版本(包括所有的修改单) 适用于本文件 。

　　GB/T 46280. 1 芯粒互联接口规范 第 1部分 :总则

　　3 术语和定义

　　GB/T 46280. 1 界定的术语和定义适用于本文件 。

　　4 缩略语

　　下列缩略语适用于本文件 。

　　AC:交流(Alternating Current)

　　BIST: 内建自测试(Built-in Self-Test)

　　CDM :带电器件模型(Charged Device Model)

　　CPIF:芯粒物理层接口(ChipletPHY Interface)

　　DC:直流(DirectCurrent)

　　EMI: 电磁干扰(Electromagnetic Interference)

　　ICG:集成式时钟门控(Intergrated Clock Gating)

　　ICR:插损串扰比(Insertion Loss to Crosstalk Ratio)

　　IO:输入/输出端口(Input/Output)

　　NRZ:不归零编码(Non Return to Zero)

　　PHY:物理层 (Physical layer)

　　PI: 电源完整性(Power Integrity)

　　PSXT: 串扰功率和(Power Sum Crosstalk)

　　RX:接收器(Receiver)

　　SDR:单倍数据速率(Single Data Rate)

　　TX:发送器(Transmitter)

　　UI:单位间隔(UnitInterval)

　　1

　　GB/T 46280.4—2025

　　5 逻辑子层

　　5. 1 逻辑子层功能

　　GB/T 46280. 1规定的芯粒互联接口架构中 ,物理层分为逻辑子层和电气子层 。

　　逻辑子层实现的功能包括 :

　　— 数据分发 ;

　　— 冗余修复 ;

　　— 加解扰 ;

　　— 初始化 、训练和校准 。

　　5.2 数据分发

　　每个通路(Lane)的数据按照区块(Block)分发到各个 IO 进行传输 ,每个 Block 中的数据按照低字节位(LSB)先发送的顺序进行传输 。每个 Block 的字节( bit) 数默认值为 8,其他设置值由双方协商确定 。 当前高带宽访问支持每个 Block 的 bit数为 10, 以每个 Lane中有 38个有效 IO 为例 ,各 IO 的数据分发见图 1所示 。

　　图 1 IO数据分发图

　　5.3 冗余修复

　　为了提高互连的良率 ,可在每个 Lane内设置 1 个备用 IO 用于冗余修复(repair) 。 时钟信号不进行冗余修复 。2D封装下 ,冗余修复为可选功能 。

　　备用 IO 的发送端为表示为 TXRFU ,接收端表示为 RXRFU。

　　冗余修复采 用 移 位 方 式 , 以 发 送 方 向 为 例 , 移 位 顺 序 为 TX00→ TX01→ TX02→ … → TXN → TXRFU, 当某个信号互连出错时 ,从该信号开始往后移位 ,一直移位到 TXRFU。信号移位方向上的所有信号也应重新排列 ,直到备用信号处终止 ,信号移位在同一通路的发送端和接收端同时实现 。

　　亦可设置多个 IO用于冗余修复 , 以满足特定应用的可靠性要求 , 可由用户 自定义 ,冗余修复移位规则参考上述移位顺序要求 。

　　5.4 加解扰

　　加解扰用于解决芯粒互联时多个 IO 同时翻转带来的 EMI和 PI问题 。加解扰为可选功能 。 每个IO单独进行加解扰处理 。本文件采用 PRBS10加扰和解扰 ,多项式为 1+x7 +x10 。

　　本文件采用同步加扰方法 。发送方使用加扰多项式生成伪随机数据 ,并对数据进行异或处理 ,获得

　　2

　　GB/T 46280.4—2025

　　加扰数据 。接收器使用相同的多项式来生成伪随机数据 ,并对接收到的数据进行解扰 。接收数据经过异或处理后 ,恢复原始数据 。加扰的处理电路如图 2所示 。

　　图 2 PRBS10加扰处理电路

　　每个 IO 的加扰初始值不同 ,初始值在实现过程中可配置 。解扰同步时 , 发送端发送全 0 数据 ,使用 PRBS10加扰 ,接收端通过检测 PRBS10码流进行同步 。

　　PRBS10扰码序列翻转频率可调节 ,支持 1,1/2,1/4, 1/8, 1/16, 1/32, 1/64, 1/128, 1/256共 9 种翻转频率 。 当翻转频率为 1 时 ,针对每个发送 bit数据均产生新的 PRBS10数据进行加扰 ; 当翻转频率为1/2时 ,每 2个发送 bit数据重新产生一次新的 PRBS10数据进行加扰 , 即产生的 PRBS10数据每个 bit作用在连续 2个发送数据上 ,其他的翻转频率与 1/2相同 。

　　扰码翻转频率相同工作模式下不支持动态调整 ,支持在不同的工作模式下使用不同的扰码翻转频率 ,修改扰码翻转频率后 ,需要重新进行解扰同步 。

　　5.5 初始化

　　初始化流程见图 3,分为以下几个步骤 :

　　a) 所有 Chiplet上电后解复位 ;

　　b) 软件完成所有 Chiplet全局静态参数配置 ;

　　c) Chiplet各自独立完成电路电气特性的初始化 ;

　　d) RX Lane一侧 ,在完成电气特性初始化之后 , 向 TX Lane侧发送 Ready指示 ,表示可以进行TX→ RX Lane的互通初始化流程 ;

　　e) TX Lane侧开启使能 ,然后通知 RX Lane侧开启使能 ,RX Lane侧执行完毕后返回握手信号 ;

　　f) TX Lane侧开始进行 Lane内部时钟等相关初始化 ,执行完成后 ,TX 发送随路时钟到 RX,然后通知 RX Lane侧进行初始化 ;

　　g) RX Lane执行 Lane内部时钟等相关的初始化 ,执行完成后返回握手信号 ;

　　h) 两侧完成初始化流程 ,可以进行下一步的训练流程 。

　　3

　　GB/T 46280.4—2025

　　图 3 初始化流程

　　5.6 训练流程

　　5.6. 1 总则

　　训练(training)流程应在初始化流程完成后启动 ,TX 和 RX通过边带通路(sideband) 协同工作 , 以使 RX找到最合适的数据采样窗 口 。在训练模式下 ,TX完成本端配置后 ,先将训练图案(pattern) 发送到数据通路上 ,然后通过 sideband 向 RX发送训练请求 。RX 接收到请求后完成训练过程 ,然后向 TX发送 Complete信号 。

　　训练过程包括 :

　　a) Offset校准 ;

　　b) Vref校准 ;

　　c) RX数据通路去歪斜(deskew) ;

　　d) 时钟到数据对齐(CDA) ;

　　e) 并行数据保序(reorder) ;

　　f) 数据检查(data check) 。

　　不同训练模式采用的配置和 pattern不同 。

　　训练流程的每一个步骤均为可选 ,训练过程中的数据和时钟 pattern可配 , 系统可以选择支持其中几个步骤或者全部的训练流程 ,两个 die所支持的训练流程步骤和 pattern需要在初始化之前通过边带信号协商一致 。训练流程 示 例 见 图 4 和 图 5。 图 4 为 全 训 练 流 程 , 包 含 了 失 调 电 压 和 参 考 电 压 的 校准 ,适合数据为小摆幅信号场景 ,且训练过程中时钟信号持续翻转 。宜使用全训练流程 。 图 5 为简化训练流程 ,适合数据为大摆幅信号的场景 ,无需失调电压和参考电压校准流程 ,在 deskew 和 CDA 流程之前 ,TX发 送 reset命 令 方 便 RX 保 持 时 钟 和 数 据 同 步 , 不 包 含 reorder 流 程 。 简 化 流 程 的 训 练 时 间更短 。

　　4

　　GB/T 46280.4—2025

　　图 4 全训练流程示例

　　图 5 简化训练流程示例

　　5.6.2 Offset校准

　　Offset校准仅在数据通路中执行 ,此训练过程在 RX 端完成 。 TX 输出数据保持低电平 , RX 自行断开数据通路的输入 ,将输入短接 ,然后完成校准过程 ,校准完成后恢复数据通路连接 。

　　5

　　GB/T 46280.4—2025

　　5.6.3 Vref校准

　　Vref校准的目的是选择合适的 Vref作为输入眼图的共模电压 VCM 。TX 向信道输出高压 VHI ,RX通过直流扫描获得 Vref,其原理如图 6所示 。

　　图 6 Vref校准

　　5.6.4 RX数据通路去歪斜

　　数据通路延迟的不匹配会导致复合眼宽变小 ,deskew 用来补偿延迟的不匹配以获得最大的采样裕度 。TX发送训练 pattern,RX侧完成 deskew 调整过程 。

　　去歪斜数 据 pattern可 配 , 支 持 高 速 时 钟 pattern和 低 速 时 钟 pattern, 高 速 时 钟 pattern为 1 个UI的高电平和 1个 UI的低电平交替发送 ,低速时钟 pattern为多个 UI连续的高电平和多个 UI连续的低电平 pattern交替发送 ,两种时钟 pattern均高电平先发 ,低电平后发 。 以 1 ∶ 10 串并比 NRZ信号为例 ,低速时钟 pattern为(00 00 01 11 11) ,NRZ的高速时钟 pattern为(0101010101) 。

　　如果 deskew 是在 TX侧进行调整 ,则 TX侧需要开放补偿延迟的配置寄存器给 RX, 由 RX侧根据skew 情况配置 TX侧延迟补偿 。

　　5.6.5 时钟到数据对齐

　　时钟到数据 对 齐 是 调 整 数 据 和 时 钟 之 间 的 相 位 , 最 终 获 得 适 当 的 采 样 相 位 , TX 发 送 端 发 送PRBS10pattern,TX或 RX侧完成相位调整过程 。

　　5.6.6 并行数据保序

　　在芯粒互联系统中 ,为提升有效数据带宽 ,简化数据对齐的处理 ,接收端接收到的数据需要和发送端发送的数据顺序保持一致 。若 TX 和 RX 串并比相同 ,通过对串行数据重新定界 ,可以实现数据保序传输 ,TX发送并行数据 D[n:0] ,RX接收到同样一组并行数据 D[n:0] 。训练完成后 ,系统在数据传输过程中不需要关心串化和解串的过程 。并行数据保序的训练过程如图 7 所示 ,TX 发送的数据 pattern只有最低位是 非 低 电 平 , 其 他 位 为 低 电 平 , RX 切 换 时 钟 相 位 , 并 比 对 数 据 pattern是 否 正 确 , 一 旦pattern匹配成功 ,则固定此时钟相位用于数据传输 。

　　6

　　GB/T 46280.4—2025

　　图 7 并行数据保序

　　5.6.7 数据检查

　　在训练结束时 ,TX重新发送 PRBS10pattern到 RX, 以检查数据传输功能是否正确 。数据检查阶段支持用户 自定义 pattern,此 pattern为一组并行数据 ,TX 和 RX通过配置寄存器配置相同的 pattern以检查 TX发送和 RX接收到的并行数据的一致性 。

　　6 基于 2D 封装的电气子层

　　6. 1 电气子层功能

　　关键电气特性包括 :

　　a) 支持 2D封装类型 ;

　　b) 点对点 DC连接 ,互联模块内连线匹配 ;

　　c) 支持随路时钟 ;

　　d) 可选支持低功耗模式快速切换 ;

　　e) 发送端驱动电阻可校准 ,接收端端接电阻可配 ;

　　f) 通信编码格式支持 NRZ;

　　g) 速率支持 0. 05 Gbps~ 16Gbps。

　　本文件确立了物理层的简化结构 ,如图 8所示 ,传输通路包含数据通路和边带通路 ,数据通路包含随路时钟和高速数据信号 ,2D封装的发送和接收数据通路间互联信号见表 1。 2D 封装每组数据通路包含 16个数据接 口 ,数据接口包含 1个冗余信号用于冗余修复和 1个低功耗控制信号用于控制低功耗模式的动态切换 ;边带通路用于在初始化和训练过程中完成芯粒之间的通信 ,宜使用串行接 口 ,包含 一组单端时钟和数据 ,边带通路信号见表 2。 电源信号类型如表 3 所示 。数据通路应需满足表 4 定义的电气参数 。

　　7

　　GB/T 46280.4—2025

　　图 8 物理层简化结构

　　表 1 2D 封装的发送和接收数据通路间互联信号

　　功能说明

　　信号名称

　　说明

　　时钟信号

　　CP、CN

　　差分

　　数据信号

　　D[11~ 27:0]

　　单端

　　用户 自定义信号a

　　DRFU

　　单端

　　低功耗控制信号b

　　LPC

　　单端

　　a 根据用户 自定义 ,可用作冗余修复信号 ,也可用作数据信号 。

　　b 系统如果不支持动态低功耗模式 ,LPC可用作数据或者用户 自定义信号 。

　　表 2 边带通路(串口模式边带通路)信号

　　功能说明

　　信号名称

　　说明

　　时钟信号

　　SBC_C

　　单端

　　数据信号

　　SBC_D

　　单端

　　修复信号a

　　SBC_R

　　单端

　　a 可用于修复 SBC_C 和 SBC_D。

　　8

　　GB/T 46280.4—2025

　　表 3 电源信号

　　功能说明

　　信号名称

　　说明

　　系统电源信号

　　VDD

　　系统电源信号

　　IO 电源信号

　　VDDIO

　　发射机 IO 电源

　　地信号

　　VSS

　　系统地信号

　　表 4 电气参数

　　电气特性

　　2D封装

　　说明

　　每组数据通路内数据 IO数

　　16

　　—

　　信号传输速率/Gbps

　　0. 05-16

　　—

　　发送 +接收延迟(上限) a

　　(N+6) UI

　　不包含跨时钟域同步处理

　　进出 Idle状态延迟(上限)

　　6UI+ 1 ns

　　—

　　ESD

　　50V CDM

　　—

　　a 并串/串并转换延迟 N UI(基于 1 ∶ N 串并比) ,其他逻辑延迟小于 6UI。

　　6.2 收发机整体结构

　　物理层的每一组互联数据通路包含一对随路时钟 ,时钟路径和数据路径的延迟保持匹配 , 以减小工艺偏差 、电源噪声和温度变化对性能的影响 。 时钟和数据采样中心的相位需要对齐 ,对齐过程在初始化训练阶段完成 ,且在数据传输过程中可后台校准 ,相位调整的功能在接收机侧实现 。 收发机整体结构如图 9所示 。

　　数据间的延迟偏 差 会 减 小 可 用 于 采 样 的 眼 图 宽 度 , deskew 功 能 可 以 减 小 数 据 间 延 迟 偏 差 的 影响 , 以增加复合眼图宽度 。数据间去歪斜的调整功能在接收机侧实现 ,也可以在发射机侧实现 。

　　图 9 收发机层整体结构

　　不同速率下时钟频率和相位信息见表 5。发射机输出的随路时钟为差分时钟 ,相位可选(0, 180)相位或正交相位 ,与接收端的相位模式需要保持一致 。 高速率下 , 随路时钟需支持 DDR 模式 , 接收机选择 DDR模式 。数据和时钟的相位关系见图 10所示 。

　　9

　　GB/T 46280.4—2025

　　在低速模式下 ,系统支持单端时钟模式 ,若使用单端时钟 ,则只有 1 个时钟信号 CP使能 ,选择 0 度相位 ,CN信号不使能 。

　　发射机时钟精度在非扩频模式下需满足 ±300× 10- 6 。

　　表 5 随路时钟的频率和相位

　　工作模式

　　速率Gbps

　　时钟频率GHz

　　时钟相位

　　(°)

　　速率模式

　　上电即通

　　0. 05~ 0. 1

　　0. 05~ 0. 1

　　(0,180)

　　SDR

　　低速模式

　　0. 1~ 5a

　　0. 1~ 5

　　(0,180)

　　SDR

　　高速模式b

　　2~ 16

　　1~ 8

　　(0,180)/(90, 270)

　　DDR

　　a 0. 1 Gbps~ 5 GbpsSDR模式下随路时钟可采用单端时钟 ,也可采用差分时钟 。 b 高速模式下 ,高速率需要向下兼容低速率 。

　　图 10 数据和时钟的相位关系

　　表 6 约束了同 1个 macro 内不同数据通路对之间的 skew。

　　表 6 接口时钟歪斜

　　参数

　　最小值

　　典型值

　　最大值

　　单位

　　说明

　　通路间时钟 skewa

　　—

　　—

　　60

　　ps

　　1个 macro 内 部 不 同 Lane之 间高速时钟的 skew

　　a RX 随路时钟输入节点处 ,延迟的最大偏差 。

　　10

　　GB/T 46280.4—2025

　　6.3 发射机规格

　　6.3. 1 发射机结构

　　发射机的结构如图 11所示 ,高速数据接口和时钟接口保持相位对齐 ,高速数据接口包含了冗余接口和低功耗控制接 口 。

　　图 11 物理层接口发射机结构图

　　6.3.2 驱动电路结构

　　物理层接口的驱动电路由上拉驱动电阻和下拉驱动电阻组成 ,如图 12所示 ,输出高电平使能上拉电阻且下拉电阻开路 ,输出低电平使能下拉电阻且上拉电阻开路 , 图示电阻为等效电阻 。如果接收端有端接电阻 ,则该电阻端接地 ,接收端的信号电平由驱动器的驱动电阻 、信道电阻和端接电阻决定 。

　　在不同的速率和应用场景下 ,驱动电阻可以选择不同的阻值 ,另外 ,为了减小制造工艺偏差 、电源电压以及温度对电阻阻值的影响 ,驱动电阻和端接电阻需包含校准机制 。

　　上拉电阻使能 ,下拉电阻开路 ,驱动器输出电压为 VDDQ/2时 ,上拉电阻阻值定义为电阻两端电压与流过电阻的电流的比值见公式(1) :

　　式中 :

　　RPU — 上拉电阻 ,单位为欧姆(Ω) ;

　　VDDQ—IO 电压 ,单位为伏特(V) ;

　　IPU — 流过上拉电阻的电流 ,单位为安培(A) 。

　　上拉电阻开路 ,下拉电阻使能 ,驱动器输出电压为 VDDQ/2时 ,下拉电阻阻值定义为电阻两端电压

　　RPU = (VDDQ-VDDQ/2)/IPU …………………………( 1 )

　　11

　　GB/T 46280.4—2025

　　与流过电阻的电流的比值见公式(2) :

　　RPD = (VDDQ/2)/IPD …………………………( 2 )

　　式中 :

　　RPD — 下拉电阻 ,单位为欧姆(Ω) ;

　　VDDQ—IO 电压 ,单位为伏特(V) ;

　　IPD — 流过下拉电阻的电流 ,单位为安培(A) 。

　　端接电阻一端接地 ,另一端电压为 VDDQ/2时 ,端接电阻阻值定义为电阻两端电压与流过电阻的电流的比值见公式(3) :

　　式中 :

　　RODT — 端接电阻 ,单位为欧姆(Ω) ;

　　VDDQ —IO 电压 ,单位为伏特(V) ;

　　IODT — 流过端接电阻的电流 ,单位为安培(A) 。

　　RODT = (VDDQ/2)/IODT …………………………( 3 )

　　图 12 物理层接口驱动电路原理

　　6.3.3 发射机电气参数

　　发射机的电气参数如表 7所示 。驱动电阻阻值可选 ,宜选用 30/40 Ω 阻值 。

　　表 7 发射机电气参数

　　电气参数

　　最小值

　　典型值

　　最大值

　　单位

　　单端时钟/数据信号高电平a

　　0. 38

　　—

　　0. 85

　　V

　　单端时钟/数据信号低电平

　　—

　　0

　　—

　　V

　　上拉电阻 RPU、下拉电阻 RPD 范围

　　20

　　30

　　60

　　Ω

　　12

　　GB/T 46280.4—2025

　　表 7 发射机电气参数 (续)

　　电气参数

　　最小值

　　典型值

　　最大值

　　单位

　　上拉电阻 RPU、下拉电阻 RPD调节步长

　　—

　　—

　　5

　　Ω

　　1-UITotalJitterb

　　—

　　—

　　0. 3

　　UI

　　1-UIDJb

　　—

　　—

　　0. 25

　　UI

　　时钟和数据间动态相位差 c

　　—

　　—

　　0. 06

　　UI

　　时钟和数据间静态相位差d

　　-0. 03

　　—

　　0. 03

　　UI

　　数据间歪斜

　　—

　　—

　　0. 16

　　UI

　　占空比误差

　　-0. 08

　　—

　　0. 08

　　UI

　　发送端 PAD 电容(2. 5D封装) e

　　—

　　—

　　250

　　fF

　　注 : 以上电气参数基于 16Gbps速率给出 。

　　a 接收端无端接电阻时的信号电平 。

　　b 1-UITotalJitter包含 1-UIDJ 和 RJ。

　　c 差分时钟相位与数据平均相位的跟随误差(tracking error) 。

　　d 差分时钟相位与数据平均相位的静态偏差(static error) 。

　　e 包含 PAD、ESD和电路的寄生电容 。

　　6.4 接收机规格

　　6.4. 1 接收机结构

　　接收机基本结构如图 13所示 ,每个模块包含时钟产生电路 、数据采样电路和串并转换电路 。

　　时钟产生电路利用输入的随路时钟信号产生多相时钟 ,多相时钟的相位可以调整以对齐数据采样中心 。为了应对电源电压和温度变化对时钟相位的影响 ,时钟相位需具备后台调整功能 , 以实现时钟和数据相位的实时对齐 。数据间歪斜减小了数据采样窗 口 ,接收电路需包含去歪斜机制 ,去歪斜机制在训练流程中完成 。

　　13

　　GB/T 46280.4—2025

　　图 13 物理层接口接收机结构图

　　6.4.2 接收机电气参数

　　接收端电气参数指标如表 8所示 ,端接阻值可调 。

　　表 8 接收机电气参数

　　电气参数

　　最小值

　　典型值

　　最大值

　　单位

　　输入阻抗 Rodt范围

　　50

　　—

　　400

　　Ω

　　输入阻抗 Rodt高阻模式

　　—

　　高阻

　　—

　　—

　　时钟和数据间动态相位差a

　　—

　　—

　　0. 06

　　UI

　　数据间歪斜

　　-0. 1

　　—

　　0. 1

　　UI

　　歪斜调整范围

　　-0. 1

　　—

　　0. 1

　　UI

　　接收端 PAD 电容(2. 5D封装) b

　　—

　　—

　　200

　　fF

　　接收端电压灵敏度

　　—

　　—

　　40

　　mv

　　注 : 以上电气参数基于 16Gbps速率给出 。

　　a 差分时钟相位与数据平均相位的跟随误差 。

　　b 包含 PAD、ESD和电路的寄生电容 。

　　6.5 边带通路电气参数

　　边带通路提供了芯粒与芯粒之间的物理层通信通路 ,考虑到串口的扩展性较好 ,建议该通路为一组串行接 口 ,边带通路串口模式如图 14所示 ,包含一路时钟信号 SBC_C 和一路数据信号 SBC_D,均为单端信号 ,数据最高速率 500 Mbps,采用系统的电源电压供电 。

　　14

　　GB/T 46280.4—2025

　　边带通路的时钟上升沿和数据边沿对齐 ,接收端可采用时钟的下降沿对数据采样 。

　　在 2D封装下 ,边带通路不支持冗余设计 。

　　图 14 边带通路串口模式

　　边带通路为低速数字接 口 ,采用系统电源电压供电 ,两个芯粒的边带通路满足表 9 中的电气参数 。

　　表 9 边带通路电器参数

　　参数

　　最小值

　　典型值

　　最大值

　　单位

　　输入高电平

　　0. 7× VDD

　　NA

　　NA

　　V

　　输入低电平

　　NA

　　NA

　　0. 3× VDD

　　V

　　边带数据建立时间

　　0. 5

　　NA

　　NA

　　ns

　　边带数据保持时间

　　0. 5

　　NA

　　NA

　　ns

　　6.6 芯粒互联接口的物理布局

　　6.6. 1 2D 封装芯粒互联 bump map

　　本文件对芯粒互联接口的 bump map(凹凸映射)和信道约束进行详细说明 。

　　本文件芯粒互联接 口 bump map视角定义如图 15所示 ,所有的 bump map图例视角皆为封装看向芯粒的底视图 。

　　图 15 芯粒互联接口 bump map视角定义

　　2D封 装 最 小 bump pitch 范 围 为 130 μm ~ 180 μm。 规 范 中 , 芯 粒 互 连 采 用 了 2 种 bump pattern,其中 bump的 错 位 排 布(stagger bump pattern) 如 图 16所 示 , 其 bump pitch 包 含 X 中 心 距PX ,Y 方向中心距 PY,斜向中心距 PZ。PX , PZ 和 2PY 中的最小值在本文件约定的 bump pitch 范围内 。

　　15

　　GB/T 46280.4—2025

　　图 16 staggerbump pattern及 bump pitch示意图

　　另一种 bump阵列的对齐排布(inlinebump pattern)如图 17所示 ,其中 bump pitch包含 X 中心距PX ,Y 中心距 PY。PX 和 PY 中的最小值在本文件约定的 bump pitch 范围内 。

　　图 17 inlinebump pattern及 bump pitch示意图

　　本文件支持相同种类 bumppattern进行互连 ,也支持 staggerbumppattern与 inlinebumppattern对接 ;芯粒间进行互连时 ,互连区域内 bump的 PY 数值 ,宜保持相同或相近尺寸 , 以保证互连信道的物理可实现性和电气性能 。

　　6.6.2 2D 封装信道约束

　　针对本文件 2D封装应用 ,信道设计应满足表 10电气特性要求 ,其中插损 , 回损 , 串扰功率(PSXT)和插损串扰比(ICR)如图 18所示 。

　　16

　　GB/T 46280.4—2025

　　表 10 2D 封装模组信道插损 , 串扰 SPEC

　　项 目

　　数值

　　单位

　　说明

　　回损

　　≤-18

　　dB

　　f≤0. 33Fn

　　<-13+10. 6lg(f/Fn)

　　dB

　　0. 33Fn

　　插损

　　>-0. 5-2f/Fn

　　dB

　　f≤Fn

　　串扰功率和

　　≤-35

　　dB

　　f≤0. 25Fn

　　<-25+16. 5lg(f/Fn)

　　dB

　　0. 25Fn

　　插损串扰比

　　≤-32

　　dB

　　f≤0. 25Fn

　　<-22+17lg(f/Fn)

　　dB

　　0. 25Fn

　　歪斜

　　±1

　　ps

　　—

　　注 1: f为 SignalFrequency,Fn为 NyquistFrequency。

　　注 2: PSXT, ICR 计算公式如下所示 :

　　ICR(f) = -IL(f) +PSXT(f)

　　图 18 2D 封装下单工信道插损、回损及串扰约束

　　17

　　GB/T 46280.4—2025

　　6.7 接收机眼图

　　互联信道应符合如图 19所示的眼图模板 ,该眼图模板定义在接收机侧的采样点,包含了接收信号的最小眼高和眼宽 ,包含了发送端电路和封装信道引入的眼图损失 。 眼图模板指标如表 11所示 。

　　图 19 接收机侧眼图模板

　　表 11 不同速率下的眼图指标

　　bit率Gbps

　　眼高mV

　　眼宽UI

　　说明

　　<16

　　70

　　0. 45UI/

　　—

　　6. 8 电源噪声

　　接口电源噪声需满足表 12所示约束 ,包含了对 DC偏差和 AC 噪声的约束 ,按照噪声幅值占电源电压的百分比定义 。

　　表 12 接口电源噪声

　　参数

　　最小值

　　典型值

　　最大值

　　单位

　　说明

　　IO 电源噪声

　　DC偏差

　　-2%

　　—

　　+2%

　　VDDIO

　　基于 16Gbps速率

　　AC噪声a

　　-3%

　　—

　　+3%

　　VDDIO

　　a AC噪声

　　为 20 MHz带宽

　　以上的积分噪声

　　。

　　6.9 低功耗模式快速切换

　　低功耗模式快速切换为可选功能 。

　　在不同低功耗模式中 ,U1(空闲)是可以快速进入和退出的低功耗模式 , 当数据通路没有数据传输的时候 ,可进入 U1状态以降低功耗 。 当数据通路有数据传输的时候 ,数据传输模块快速恢复至高速数据传输状态 。低功耗模式的切换由发送端发起 ,用 1路高速信号做低功耗控制信号(LPC) ,接收端通过LPC信号获得低功耗模式切换信息 。

　　18

　　GB/T 46280.4—2025

　　7 边带通路

　　7. 1 总则

　　边带通路接口用于近侧芯粒和远侧芯粒之间 ,用于控制信号和状态的交互 。2D封装边带通路宜采用串行方式 。 串行传输方式下 ,采用串行同步方式 ,见图 20,每个芯粒的边带通路分为发送方向和接收方向 ,分别使用 1个时钟信号和 1个数据信号对接 ,可选支持 1个 repair IO(SBC-TXR/RXR) 。

　　图 20

　　边带通路串行互联

　　7.2 串行边带通路接口

　　串行边带通路接口定义见表 13。

　　表 13

　　串行边带通路接口

　　信号名称

　　属性

　　说明

　　SBC-TXC

　　方向 :输出

　　信号宽度 :1

　　同步到 :NA

　　发送侧时钟 ,最高频率 500 MHz

　　SBC-TXD

　　方向 :输出

　　信号宽度 :1

　　同步到 :SBC-TXC

　　发送侧串行数据

　　SBC-TXR

　　方向 :输出

　　信号宽度 :1

　　同步到 :NA

　　SBC-TXC和 SBC-TXD 的 repair信号

　　SBC-RXC

　　方向 :输入

　　信号宽度 :1

　　同步到 :NA

　　接收侧时钟 ,最高频率 500 MHz

　　SBC-RXD

　　方向 :输入

　　信号宽度 :1

　　同步到 :SBC-RXC

　　接收侧串行数据

　　SBC-RXR

　　方向 :输入

　　信号宽度 :1

　　同步到 :NA

　　SBC-RXC和 SBC-RXD 的 repair信号

　　19

　　GB/T 46280.4—2025

　　7.3 串行边带通路报文格式

　　7.3. 1 时序及格式说明

　　串行边带通路以报文的方式进行传输 ,时序如图 21所示 。

　　图 21 边带通路时序

　　边带通路的时钟 SBC-TX/RXC与数据 SBC-TX/RXD之间为同步时序关系 , 时钟上升沿与数据跳变沿对齐 ,每个时钟周期传输 1 bit数据(SDR方式) 。 每次连续传输 16 bit数据组成 1 个报文 ,2 个报文之间至少间隔 8个时钟周期 。在两个报文之间的间隙 , SBC-TXC 时钟维持为低电平 ,数据 IO 可处于低功耗模式 。在芯粒开始正常工作前 ,发送端应使 SBC-TXC维持为低电平的默认状态 。

　　16bit边带通路报文格式如图 22所示 ,报文参数定义见表 14。

　　图 22 16bit边带通路报文格式

　　表 14 边带通路报文参数

　　域

　　功能说明

　　type[2:0]

　　消息类型 。

　　010:16bit帧格式 ,物理层 Request请求 ;

　　011:16bit帧格式 ,complete应答 ;

　　111:16bit帧格式 ,数据链路层其他控制信息 。

　　其他 :保留 ,预留给后续扩展使用

　　opcode[7:0]

　　消息编码 ,参见“7. 3. 2操作命令定义 ”章节定义

　　lid[3:0]

　　Lane ID,0 表示控制所有 Lane,1~ 15分别对应控制单条 Lane

　　dp

　　Data Parity,对 Packet的除 dp本身以外的 15 bit(包括 rsvd)进行偶校验

　　7.3.2 操作命令定义

　　边带通路通过操作命令完成 2个芯粒间的控制 ,操作命令定义见表 15。

　　20

　　GB/T 46280.4—2025

　　表 15 操作命令定义

　　opcode[7:0]取值

　　功能说明

　　备注

　　00000000~ 00001111

　　预留功能

　　01000000

　　RX ON,打开 RX Lane的使能

　　01000001

　　RX OFF,关闭 RX Lane的使能 ,关闭 RX ICG,关闭 RX-VLD

　　01000010

　　打开 RX ICG

　　01000011

　　打开 RX BIST校验

　　01000100

　　启动 RX初始化

　　01000101

　　RX OFFSET校正

　　01000110

　　RX VREF校正

　　01000111

　　RX DESKEW

　　01001000

　　RX CDA

　　01001001

　　RX REORDER

　　01111111

　　RX READY

　　接收侧 ready状态

　　10000000

　　retrain请求

　　10000001

　　deskew 完成指示

　　10000100

　　进入 U2低功耗请求

　　10000101

　　接受进入 U2响应 ,表示可以进入 U2低功耗模式

　　10001000

　　拒绝进入 U2响应 ,表示拒绝进入 U2低功耗模式

　　10001001

　　退出低功耗请求

　　10001010

　　退出低功耗完成指示

　　11111111

　　SBC-SYNC-IND:数据同步指示

　　其他

　　保留不使用

　　8 芯粒物理层接口

　　8. 1 总则

　　CPIF是指芯粒的物理层和数据链路层之间的接 口 ,如图 23所示 ,CPIF使芯粒的物理层外部接 口

　　行为统一 。

　　图 23 CPIF功能示意图

　　21

　　GB/T 46280.4—2025

　　CPIF根据功能定义分为五组接 口 ,如图 24所示 ,包括发送数据接 口 (TX Data Signals) 、发送控制接 口 (TX EventControlSignals、OtherTX ControlSignals) 、接收数据接 口 (RX Data Signals) 、接收控制接 口 (RX EventControlSignals、Other RX ControlSignals)和公共控制接 口 (Common Control Sig- nals) 。数据链路层与物理层之间用于突发事务处理的一系列信号集合为事件接 口 ,发送控制和接收控制接口主要使用事件接 口 (EventInterface)进行交互 。

　　图 24 CPIF接口

　　8.2 公共控制接口

　　CPIF功能控制接口定义见表 16。

　　表 16 CPIF 功能控制接口列表

　　信号名称

　　属性

　　说明

　　ResetN

　　方向 :LINK → PHY

　　信号宽度 :1

　　同步到 :N/A

　　复位 ,低电平有效

　　8.3 事件接口定义

　　8.3. 1 通用事件接口时序

　　通用时间接口时序如图 25所示 。

　　22

　　GB/T 46280.4—2025

　　图 25 通用事件接口时序

　　数据链路层发出命令请求 ,物理层层处理命令并在命令完成后反馈确认 ,然后数据链路层就可以发出下 1个命令请求 。

　　8.3.2 事件命令

　　事件命令(EventCmd)定义见表 17。

　　表 17 EventCmd定义

　　bit

　　名称

　　功能说明

　　15

　　Type

　　命令类别指示

　　0:控制本端物理层的事件

　　1:控制对端数据链路层的事件

　　14:8

　　Reserved

　　保留

　　7:0

　　opcode

　　命令操作码 ,参见“7. 3. 1 时序及格式说明 ”中的 opcode说明

　　8.3.3 事件状态

　　事件状态(EventStatus)定义见表 18。

　　表 18 EventStatus定义

　　bit

　　名称

　　功能说明

　　7:0

　　Status

　　00000000:事件命令正常执行完成 。

　　其他 :保留

　　8.4 发送数据接口

　　发送数据接口基于每个 TX Lane,表 19列出了单个 TX Lane的信号定义 。

　　23

　　GB/T 46280.4—2025

　　表 19 CPIF 发送数据接口(单个 TX Lane)

　　信号名称

　　属性

　　说明

　　TXData

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :TXDataClk

　　并行数据输入总线到物理层发射器 ,LSB优先

　　TXDataVld

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :TXDataClk

　　并行数据输入总线到物理层的有效指示

　　TXDataClk

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :NA

　　发射机 并 行 数 据 总 线 时 钟 输 入 。此 时 钟 应 与TXClk同步源

　　TXClk

　　方向 :PHY→ LINK

　　信号宽度 :1

　　同步到 :NA

　　发射机时钟输出 ,该时 钟 与 TXDataClk频 率 相同 ,可用作 TXDataClk的源

　　注 : 1个 Lane的数据宽度根据不同的设计而有所不同 。

　　8.5 发送控制接口

　　发送控制接口基于每个 TX Lane,CPIF使用事件接口在数据链路层和物理层之间传递命令和状态 。单个 TX Lane的 CPFI发送控制接口定义见表 20。

　　表 20 CPIF发送控制接口(单个 TX Lane)

　　信号名称

　　属性

　　说明

　　TXMode

　　方向 :LINK→ PHY

　　信号宽度 :4

　　同步到 :不适用

　　发送端模式指示

　　1110 = NRZ

　　其他= 保留

　　TXResetN

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :不适用

　　发送端复位 ,低电平有效

　　TXLPC

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :不适用

　　发送端动态低功耗控制

　　1→ 0:进入低功耗

　　0→ 1:进入正常状态

　　TXReady

　　方向 :PHY→ LINK

　　信号宽度 :1

　　同步到 :不适用

　　复位后 ,指示发射器已准备好接收数据或事件控制序列0= 发射器处于复位状态或

　　初始化或低功耗模式

　　1= 发射器已准备好发送流量

　　24

　　GB/T 46280.4—2025

　　表 20 CPIF发送控制接口(单个 TX Lane) (续)

　　信号名称

　　属性

　　说明

　　TXEventClk

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :不适用

　　发送事件控制 接 口 时 钟 。 即 使 TXClk或 RXDataClk已 关闭 ,此时钟也应始终处于活动状态

　　TXEventEnable

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :TXEventClk

　　发射器事件接口使能 控 制 。禁 用 时 , 发 射 器 将 忽 略 事 件 控制接口上的所有要求和命令

　　0= 禁用

　　1= 已启用

　　TXEventReq

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :TXEventClk

　　事件控制接 口 新 增 需 求 。 当 需 要 启 动 新 的 事 件 控 制 序 列时 ,应保持 1个 TXEventClk周 期 ,TXEventCmd应 保 持 在同一时钟周期有效

　　TXEventCmd

　　方向 :LINK→ PHY

　　信号宽度 :16

　　同步到 :TXEventClk

　　发送事件命令信息

　　TXEventAck

　　方向 :PHY→ LINK

　　信号宽度 :1

　　同步到 :TXEventClk

　　指示事件控制序列的结束

　　TXEventStatus

　　方向 :PHY→ LINK

　　信号宽度 :8

　　同步到 :TXEventClk

　　发送事件状态信息

　　8.6 接收数据接口

　　接收数据接口基于每个 RX Lane进行定义 , 以单个 RX Lane为例 ,信号定义见表 21。

　　表 21 CPIF接收数据接口 (单个 RX Lane)

　　信号名称

　　属性

　　说明

　　RXData

　　方向 :PHY→ LINK

　　信号宽度 :L

　　同步到 :RXDataClk

　　物理层接收器的并行数据输出总线 ,LSB优先

　　RXDataVld

　　方向 :PHY→ LINK

　　信号宽度 :1

　　同步到 :RXDataClk

　　物理层接收器的并行数据输出总的有效指示

　　RXDataClk

　　方向 :PHY→ LINK

　　信号宽度 :1

　　同步到 :NA

　　接收器并行数据总线时钟输出

　　25

　　GB/T 46280.4—2025

　　8.7 接收控制接口

　　接收控制接口基于每个 RX Lane进行定义 ,使用事件接口在数据链路层和物理层之间传递命令和状态 。单个 RX Lane的 CPFI接收控制接口定义见表 22。

　　表 22 CPIF接收控制接口(单个 RX Lane)

　　信号名称

　　属性

　　说明

　　RXMode

　　方向 :LINK→ PHY

　　信号宽度 :4

　　同步到 :不适用

　　接收器模式指示

　　1110 = NRZ

　　其他= 保留

　　RXResetN

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :不适用

　　接收器复位 ,低电平有效

　　RXReady

　　方向 :PHY→ LINK

　　信号宽度 :1

　　同步到 :不适用

　　复位后 ,指示接收器已准备好接收数据或事件控制序列 。

　　0= 接收器处于复位状态或初始化或低功耗模式 。

　　1= 接收器已准备好

　　RXEventClk

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :不适用

　　接收器事件控 制 接 口 时 钟 。 即 使 TXClk或 RXDataClk已关闭 ,此时钟也应始终处于活动状态

　　RXEventEnable

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :RXEventClk

　　接收器事件接口使能 控 制 。禁 用 时 , 接 收 器 将 忽 略 事 件 控制接口上的所有要求和命令 。

　　0= 禁用 。

　　1= 已启用

　　RXEventReq

　　方向 :PHY→ LINK

　　信号宽度 :1

　　同步到 :RXEventClk

　　事件控制接 口 新 增 需 求 。 当 需 要 启 动 新 的 事 件 控 制 序 列时 ,应保持 1个 RXEventClk周期 ,并且 RXEventCmd应该在同一时钟周期有效

　　RXEventCmd

　　方向 :PHY→ LINK

　　信号宽度 :16

　　同步到 :RXEventClk

　　接收器事件命令信息

　　RXEventAck

　　方向 :LINK→ PHY

　　信号宽度 :1

　　同步到 :RXEventClk

　　指示事件控制序列的结束

　　RXEventStatus

　　方向 :LINK→ PHY

　　信号宽度 :8

　　同步到 :RXEventClk

　　接收器事件状态信息

　　26

　　GB/T 46280.4—2025

　　附 录 A

　　(资料性)

　　2D 封装芯粒互联 bump map示例

　　A. 1 示例一

　　A. 1. 1 bump map

　　在示例一中 ,芯粒互联接口仅支持数据通路的 staggerpattern排布 ,其中的基本单元包括数据通路TX Lane, RX Lane以及边带通路 ,与数据通路不同 ,边带通路采用 inline pattern,其对应的 bump map如图 A. 1所示 ,示例一中单个 TX/RX Lane信号数量相对固定 ,仅包括 1 对差分时钟 , 16位数据 , 1 个低功耗控制信号以及 1个用户 自定义信号 。 1 个 sideband共有 4 个信号 ,包括发射方向的 1 个数据信号 ,1个时钟信号 ,接收方向的 1个数据信号和 1个时钟信号 ,具体信号列表如表 A. 1所示 。

　　图 A. 1 2D 封装中 TX Lane, RX Lane及 sideband bump map示意图

　　表 A. 1 2D 封装互联接口信号列表

　　信号名称

　　数量

　　信号说明

　　发射机 TX信号

　　TXCP

　　1

　　发送端正向时钟

　　TXCN

　　1

　　发送端反向时钟

　　27

　　GB/T 46280.4—2025

　　表 A. 1 2D 封装互联接口信号列表 (续)

　　信号名称

　　数量

　　信号说明

　　发射机 TX信号

　　TX[0:15]

　　16

　　16位发送端数据

　　TXRFU

　　1

　　发送端用户 自定义数据信号

　　TXCP

　　1

　　发送端正向时钟

　　TXCN

　　1

　　发送端反向时钟

　　TX[0:15]

　　16

　　16位发送端数据

　　TXRFU

　　1

　　发送端用户 自定义数据信号

　　TXLP

　　1

　　发送端低功耗控制位 ,系 统 如 果 不 支 持 动 态 低 功 耗 模 式 , LPC用 可 作 数 据或者用户 自定义信号

　　接收机 RX信号

　　RXCP

　　1

　　接收端正向时钟

　　RXCN

　　1

　　接收端反向时钟

　　RX[0:15]

　　16

　　16位接收端数据

　　RXRFU

　　1

　　接收端用户 自定义数据信号

　　RXLP

　　1

　　接收端低功耗控制位 ,系 统 如 果 不 支 持 动 态 低 功 耗 模 式 , LPC用 可 作 数 据或者用户 自定义信号

　　边带(sideband)信号

　　SBC-TXC

　　1

　　边带发送端时钟

　　SBC-TXD

　　1

　　边带发送端数据

　　SBC-RXC

　　1

　　边带接收端时钟

　　SBC-RXD

　　1

　　边带接收端数据

　　A. 1.2 Lane组合规则

　　在示例一中 ,1 个 sideband 与 其 相 邻 的 TX Lane, RX Lane组 成 1 个 macro, macro 仅 包 含 1 个sideband及若干个 TX/RX Lane。

　　如图 A. 2所示 ,macro 中 TX/RX Lane组合遵循以下规则 :1个 sideband在平行于芯粒边缘方向上单侧最多支持 2个同类 Lane扩展 ,在垂直芯粒边缘的方向上 ,最多支持 4 个同类 Lane的深度扩展 , 即sideband单侧最多支持 2 行 4 列的 TX/RX Lane组合[如图 A. 2c) 所示] 。 在 2D 封 装 中 , 1 个 macro内 , 同类 TX Lane以及同类 RX Lane,可直接相邻 ,TX Lane与 RX Lane相邻时 ,Lane中间的边缘建议放置电源 bump或地 bump(P/G) 。如图 A. 3所示 ,该 macro 内 ,TX Lane与 RX Lane在平行于芯粒边缘方向上做了扩展 ,TX Lane边缘增加了一行电源/地 bump,因此 ,该 macro与下 1个 macro拼接扩展时 ,该 macro 内的 TX Lane与下 1个 macro 内的 RX Lane之间存在一排电源/地 bump。

　　28

　　GB/T 46280.4—2025

　　a) 1 边带 TX Lane, 1RX Lane b) 1 边带

　　c) 1 边带 , 同侧 8TX Lane,8RX Lane d) 1 边带 ,8TX/RX交替放置

　　图 A.2 2D 封装支持的 macro组合方式

　　29

　　GB/T 46280.4—2025

　　图 A.3 2D 封装下 1 个 sideband及平行于芯粒边缘的 2 个 TX Lane和 2 个 RX Lane组成的 macro

　　常规的 sideband 两侧分别是 TX Lane和 RX Lane,如图 A. 3所示 。 1个 sideband 同侧最多支持 8个 TX Lane或 8个 RX Lane。

　　另外,sideband两侧的 TXLane和 RX Lane的数量可以不一致 ,如图 A. 4所示 ;此外 sideband两侧

　　30

　　GB/T 46280.4—2025

　　支持全是 TX Lane或者 RX Lane,如图 A. 5所示 。

　　a) 1 sideband 1TX b) 1 sideband 同侧 4TX, 同侧 2R c) 1 sideband同侧 8TX, 同侧 4RX

　　d) 1 sideband 1RX e) 1 sideband 同侧 2TX, 同侧 4RX f) 1 sideband同侧 4TX, 同侧 8RX图 A.4 2D 封装 macro不对称组合方式

　　31

　　GB/T 46280.4—2025

　　a) 1 sideband2TX b) 1 sideband8TX c) 1 sideband 16TX

　　d) 1 sideband2RX e) 1 sideband8RX f) 1 sideband 16RX

　　图 A.5 2D 封装同向 macro组合方式示意

　　平行芯粒互连边缘方向上 ,支持任意 macro数量扩展 ,但总体 macro尺寸受限于芯粒的大小 。

　　A.2 示例二

　　A.2. 1 bump map

　　基本单元包括 TX Lane, RX Lane以及 sideband,与示例一相比 ,TX/RX Lane中的数据具有扩展性 。每条 TX/RX Lane包括 1对差分时钟 ,12位 ~ 28位数据 ,1个用户 自定义数据位 , 1 个低功耗控制

　　32

　　GB/T 46280.4—2025

　　信号 。其中 Lane中 数 据 支 持 3 档 , 分 别 为 12位 、20位 、28位 数 据 , 其 中 12位 数 据 的 TX/RX Lane bump map如图 A. 6所示 。20位数据的 TX/RX Lanebump map如图 A. 7所示 。28位数据的 TX/RX Lane bump map如图 A. 8所示 。本示例信号参见表 A. 2。

　　表 A.2 2D 封装芯粒互联接口示例二信号列表

　　信号名称

　　数量

　　信号说明

　　发射机 TX信号

　　TXCP

　　1

　　发送端正向时钟

　　TXCN

　　1

　　发送端反向时钟

　　TX[0:11~ 27]

　　12~ 28

　　12~ 28位发送端数据

　　TXRFU

　　1

　　发送端用户 自定义数据信号

　　TXLP

　　1

　　发送端低功耗控制位 ,系 统 如 果 不 支 持 动 态 低 功 耗 模 式 , LPC用 可 作 数 据或者用户 自定义信号

　　接收机 RX信号

　　RXCP

　　1

　　接收端正向时钟

　　RXCN

　　1

　　接收端反向时钟

　　RX[0:11~ 27]

　　12~ 28

　　12~ 28位接收端数据

　　RXRFU

　　1

　　接收端用户 自定义数据信号

　　RXLP

　　1

　　接收端低功耗控制位 ,系 统 如 果 不 支 持 动 态 低 功 耗 模 式 , LPC用 可 作 数 据或者用户 自定义信号

　　边带(sideband)信号

　　SBC-TXC

　　1

　　边带发送端时钟

　　SBC-TXD

　　1

　　边带发送端数据

　　SBC-RXC

　　1

　　边带接收端时钟

　　SBC-RXD

　　1

　　边带接收端数据

　　图 A.6 2D 封装示例二 中 12位数据 TX Lane、RX Lane及 sideband bump map示意图

　　33

　　GB/T 46280.4—2025

　　图 A.7 2D 封装示例二 中 20位数据 TX Lane、RX Lane及 sideband bump map示意图

　　图 A. 8 2D 封装示例二 中 28位数据 TX Lane、RX Lane及 sideband bump map示意图

　　A.2.2 Lane组合规则

　　本文件在 2D封装芯粒互联示例二中,sideband 同侧支持同类型 Lane排布(如图 A. 9) 。 1 个 side- band 最多支持 8个 TX Lane和 8 个 RX Lane,此外 sideband 两侧支持 TX Lane和 RX Lane交替排布 ,单侧最大 Lane的数量不超过 8个 。

　　34

　　GB/T 46280.4—2025

　　a) TX/RX两侧排布 b) TX、RX Lane交替排布

　　图 A.9 2D 封装芯粒互连示例二 Lane组合规则

　　35