EDA技术与应用 第四版

EDA技术与应用 第四版
作者：江国强
出版时间：2013年版
内容简介
　　本书分为7章，包括EDA技术概述、EDA工具软件的使用方法、VHDL、Verilog HDL、常用EDA工具软件、可编程逻辑器件和EDA技术的应用。另外，附录部分介绍了伟福EDA6000和友晶DE2等EDA实验开发系统的使用方法，供具有不同实验设备的读者学习或参考。EDA是当今世界上最先进的电子电路设计技术，它的重要作用逐步被我国的产业界、科技界和教育界认可。
目录
第1章 EDA技术概述/t1
1.1 EDA技术及发展/t1
1.2 EDA设计流程/t2
1.2.1 设计准备/t2
1.2.2 设计输入/t3
1.2.3 设计处理/t3
1.2.4 设计校验/t4
1.2.5 器件编程/t4
1.2.6 器件测试和设计验证/t5
1.3 硬件描述语言/t5
1.3.1 VHDL/t5
1.3.2 Verilog HDL/t6
1.3.3 AHDL/t6
1.4 可编程逻辑器件/t6
1.5 常用EDA工具/t7
1.5.1 设计输入编辑器/t7
1.5.2 仿真器/t8
1.5.3 HDL综合器/t8
1.5.4 适配器（布局布线器）/t8
1.5.5 下载器（编程器）/t9
本章小结/t9
思考题和习题/t9
第2章 EDA工具软件的使用方法/t10
2.1 Quartus II软件的主界面/t10
2.2 Quartus II的图形编辑输入法/t12
2.2.1 编辑输入图形设计文件/t12
2.2.2 编译设计文件/t16
2.2.3 仿真设计文件/t18
2.2.4 编程下载设计文件/t22
2.3 Quartus II宏功能模块的使用方法/t28
2.3.1 设计原理/t28
2.3.2 编辑输入顶层设计文件/t28
2.3.3 仿真顶层设计文件/t34
2.3.4 图形文件的转换/t35
2.4 嵌入式逻辑分析仪的使用方法/t37
2.4.1 打开SignalTap II编辑窗口/t37
2.4.2 调入节点信号/t38
2.4.3 参数设置/t39
2.4.4 文件存盘/t39
2.4.5 编译与下载/t39
2.4.6 运行分析/t39
2.5 嵌入式锁相环的设计方法/t40
2.5.1 嵌入式锁相环的设计/t40
2.5.2 嵌入式锁相环的仿真/t43
2.5.3 使用嵌入式逻辑分析仪观察嵌入式锁相环的设计结果/t43
2.6 设计优化/t44
2.6.1 面积与速度的优化/t44
2.6.2 时序约束与选项设置/t45
2.6.3 Fitter设置/t45
2.7 Quartus II的RTL阅读器/t45
本章小结/t46
思考题和习题/t47
第3章 VHDL/t48
3.1 VHDL设计实体的基本结构/t48
3.1.1 库、程序包/t49
3.1.2 实体/t49
3.1.3 结构体/t50
3.1.4 配置/t50
3.1.5 基本逻辑器件的VHDL描述/t51
3.2 VHDL语言要素/t54
3.2.1 VHDL文字规则/t54
3.2.2 VHDL数据对象/t56
3.2.3 VHDL数据类型/t57
3.2.4 VHDL的预定义数据类型/t57
3.2.5 IEEE预定义的标准逻辑位和矢量/t59
3.2.6 用户自定义数据类型方式/t59
3.2.7 VHDL操作符/t59
3.2.8 VHDL的属性/t62
3.3 VHDL的顺序语句/t63
3.3.1 赋值语句/t64
3.3.2 流程控制语句/t64
3.3.3 WAIT语句/t70
3.3.4 ASSERT（断言）语句/t71
3.3.5 NULL（空操作）语句/t71
3.4 并行语句/t71
3.4.1 PROCESS（进程）语句/t72
3.4.2 块语句/t73
3.4.3 并行信号赋值语句/t74
3.4.4 子程序和并行过程调用语句/t76
3.4.5 元件例化（COMPONENT）语句/t78
3.4.6 生成语句/t80
3.5 VHDL的库和程序包/t82
3.5.1 VHDL库/t82
3.5.2 VHDL程序包/t83
3.6 VHDL设计流程/t84
3.6.1 编辑VHDL源程序/t84
3.6.2 设计8位计数显示译码电路顶层文件/t86
3.6.3 编译顶层设计文件/t87
3.6.4 仿真顶层设计文件/t87
3.6.5 下载顶层设计文件/t88
3.7 VHDL仿真/t88
3.7.1 VHDL仿真支持语句/t88
3.7.2 VHDL测试平台软件的设计/t90
本章小结/t94
思考题和习题/t94
第4章 Verilog HDL/t97
4.1 Verilog HDL设计模块的基本结构/t97
4.1.1 模块端口定义/t97
4.1.2 模块内容/t98
4.2 Verilog HDL的词法/t100
4.2.1 空白符和注释/t100
4.2.2 常数/t100
4.2.3 字符串/t101
4.2.4 关键词/t101
4.2.5 标识符/t101
4.2.6 操作符/t101
4.2.7 Verilog HDL数据对象/t105
4.3 Verilog HDL的语句/t107
4.3.1 赋值语句/t107
4.3.2 条件语句/t108
4.3.3 循环语句/t111
4.3.4 结构声明语句/t113
4.3.5 语句的顺序执行与并行执行/t116
4.4 不同抽象级别的Verilog HDL模型/t117
4.4.1 Verilog HDL的门级描述/t118
4.4.2 Verilog HDL的行为级描述/t118
4.4.3 用结构描述实现电路系统设计/t120
4.5 Verilog HDL设计流程/t122
4.5.1 编辑Verilog HDL源程序/t122
4.5.2 设计BCD加法器电路顶层文件/t124
4.5.3 编译顶层设计文件/t125
4.5.4 仿真顶层设计文件/t125
4.5.5 下载顶层设计文件/t125
4.6 Verilog HDL仿真/t125
4.6.1 Verilog HDL仿真支持语句/t125
4.6.2 Verilog HDL测试平台软件的设计/t128
本章小结/t131
思考题和习题/t132
第5章 常用EDA工具软件/t134
5.1 ModelSim/t134
5.1.1 ModelSim的图形用户交互方式/t134
5.1.2 ModelSim的交互命令方式/t138
5.1.3 ModelSim的批处理工作方式/t140
5.1.4 ModelSim与Quartus II的接口/t141
5.2 Quartus II 9.0软件的使用方法/t142
5.2.1 Quartus II软件的安装/t142
5.2.2 Quartus II软件的主界面/t144
5.2.3 Quartus II的仿真方法/t145
5.2.4 Quartus II宏功能模块的使用方法/t149
5.2.5 在Quartus II 9.0中使用ModelSim仿真/t151
5.3 基于Matlab/DSP Builder的DSP模块设计/t156
5.3.1 设计原理/t157
5.3.2 建立Matlab设计模型/t157
5.3.3 Matlab模型仿真/t162
5.3.4 Signal Compiler使用方法/t164
5.3.5 使用ModelSim仿真/t166
5.3.6 硬件实现与测试/t167
5.3.7 DSP Builder的层次设计/t169
5.4 Nios II嵌入式系统开发软件/t169
5.4.1 Nios II的硬件开发/t170
5.4.2 调整SDRAM地址/t177
5.4.3 生成Nios II硬件系统/t177
5.4.4 Nios II系统的调试/t193
5.4.5 Nios II的常用组件与编程/t198
5.4.6 SOPC的应用/t206
5.5 Qsys系统集成软件/t216
5.5.1 Qsys的硬件开发/t216
5.5.2 Qsys系统的编译与下载/t220
5.5.3 Qsys系统的调试/t222
本章小结/t224
思考题和习题/t225
第6章 可编程逻辑器件/t226
6.1 PLD的基本原理/t226
6.1.1 PLD的分类/t226
6.1.2 阵列型PLD/t229
6.1.3 现场可编程门阵列FPGA/t232
6.1.4 基于查找表（LUT）的结构/t234
6.2 PLD的设计技术/t236
6.2.1 PLD的设计方法/t236
6.2.2 在系统可编程技术/t237
6.2.3 边界扫描技术/t240
6.3 PLD的编程与配置/t240
6.3.1 CPLD的ISP方式编程/t241
6.3.2 使用PC的并口配置FPGA/t241
6.4 Altera公司的PLD系列产品简介/t243
6.4.1 Altera高端Stratix FPGA系列/t243
6.4.2 Altera中端FPGA的Arria系列/t244
6.4.3 Altera低成本FPGA的Cyclone系列/t245
6.4.4 Altera低成本CPLD的MAX系列/t245
6.4.5 Altera硬件拷贝HardCopy ASIC系列/t246
本章小结/t246
思考题和习题/t247
第7章 EDA技术的应用/t248
7.1 组合逻辑电路设计应用/t248
7.1.1 运算电路设计/t248
7.1.2 编码器设计/t249
7.1.3 译码器设计/t251
7.1.4 数据选择器设计/t253
7.1.5 数据比较器设计/t254
7.1.6 ROM的设计/t256
7.2 时序逻辑电路设计应用/t258
7.2.1 触发器设计/t258
7.2.2 锁存器设计/t260
7.2.3 移位寄存器设计/t261
7.2.4 计数器设计/t263
7.2.5 随机读写存储器RAM的设计/t265
7.3 基于EDA的数字系统设计/t267
7.3.1 计时器的设计/t267
7.3.2 万年历的设计/t271
7.3.3 8位十进制频率计设计/t275
本章小结/t281
思考题和习题/t282
附录A EDA6000实验开发系统/t284
A.1 EDA600