从零开始学CPLD和Verilog.HDL编程技术

第一章 CPLD与FPGA概述

第二章 CPLD实验仪介绍

第三章 CPLD开发软件和仿真软件的使用

第四章 初识Verilog HDL

第五章 Verilog HDL数据类型与运算符

第六章 Verilog HDL基本语句

第七章 Verilog HDL的描述方式

第八章 用Verilog HDL描述数字电路

第九章 CPLD实验与综合设计实例CPLD是“复杂可编程逻辑器件”的缩写。CPLD可以完成任何数字器件的功能，上至高性能CPU，下至简单的74系列数字电路，都可以用CPLD来实现。CPLD如同一张白纸或昌一堆积木，工程师可以通过传统的原理图输入法或硬件描述语言（如Verilog HDL）自由地设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用CPLD的在线修改能力，随时修改设计而不必改动硬件电路。用CPLD来开发数字电路，使用灵活，设计周期短，费用低，而且可靠性好，承担风险小，因而很快得到普遍应用，发展非常迅速。