您当前的位置：首页 > 微电子与集成电路先进技术丛书 纳米级集成电路系统电源完整性分析 高清晰可复制文字版 > 下载地址2
微电子与集成电路先进技术丛书 纳米级集成电路系统电源完整性分析 高清晰可复制文字版
- 名 称：微电子与集成电路先进技术丛书 纳米级集成电路系统电源完整性分析 高清晰可复制文字版 - 下载地址2
- 类 别：电子信息
- 下载地址：[下载地址2]
- 提 取 码：
- 浏览次数：3
发表评论 加入收藏夹 错误报告目录| 新闻评论（共有 0 条评论） |
资料介绍
微电子与集成电路先进技术丛书 纳米级集成电路系统电源完整性分析 高清晰可复制文字版
作者：Masanori Hashimoto，Raj Nair 著；戴澜 译
出版时间：2017
丛编项： 微电子与集成电路先进技术丛书
内容简介
进入21世纪以来，集成电路制造工艺的发展日新月异，目前已经进入到了前所未有的纳米级阶段。电源完整性作为系统级芯片设计的重要课题，直接影响到集成电路的可靠性、性能以及功耗。因此，本书作者以系统级电源完整性为切入点，深入探讨了电源完整性的影响、时钟产生及分布、输入/输出单元中的电源完整性设计、电源完整性建模、温度效应以及低功耗电源完整性设计等方面的问题，并以IBMPOWER7+处理器芯片作为实例进行分析，后针对新型碳纳米管互连元件在电源完整性中的应用做了简要讨论。
目录
译者序
原书前言
致谢
作者简介
本书作者及分工
第1章 集成电路电源完整性的重要性1
1.1 晶体管缩放和电源完整性退化过程1
1.1.1 恒定功率（ＣＰ）和恒定功率密度（ＣＰＤ）缩放下电源完整性3
1.1.2 低功耗设计及电源完整性退化4
1.1.3 集成电路中的电源网格噪声5
1.1.4 电源完整性退化对Ｉ／Ｏ电路及信号完整性的影响8
1.2 电源完整性恶化的因素9
1.2.1 电源完整性退化对良率的影响9
1.2.2 减少电压扩展和增加功率11
1.2.3 制造及封装技术的增强和成本12
1.2.4 设计和验证成本13
1.2.5 不可持续的能源浪费13
1.3 参考文献14
第2章 电源和衬底噪声对电路的影响15
2.1 电源噪声和衬底噪声15
2.2 路径以及延迟单元和电源噪声17
2.2.1 路径延迟和电源噪声之间的关系18
2.2.2 组合单元延迟22
2.2.3 触发器时间特性25
2.3 耦合效应电路级时序分析28
2.3.1 难点28
2.3.2 电源噪声的时间和空间的相关性30
2.3.3 统计噪声模型32
2.3.4 个案分析34
2.4 模拟／射频（ＲＦ）电路的噪声影响37
2.4.1 电源噪声37
2.4.2 衬底噪声39
2.5 习题40
2.6 参考文献40
第3章 电源完整性中的时钟产生和分布42
3.1 时钟延时、偏移以及抖动42
3.2 用于时钟树的互连元件46
3.2.1 互连元件的寄生器件46
3.2.2 电感的定义46
3.2.3 电感提取47
3.2.4 互连元件仿真53
3.2.5 专用的感性互连元件55
3.2.6 信号传输时间和电感58
3.3 时钟树结构及其仿真60
3.3.1 时钟树结构60
3.3.2 工业级时钟分布网络应用63
3.4 电源噪声引起的时钟偏移64
3.4.1 串行电路中的电源噪声64
3.4.2 噪声敏感的时钟分布网络仿真65
3.4.3 在电压Ｖ和温度Ｔ变化的情况下，时钟偏移分析的实例66
3.4.4 与时钟偏移和电源噪声有关的其他工作71
3.5 时钟产生71
3.5.1 对与电源完整性有关的锁相环和延迟锁相环的讨论72
3.5.2 锁相环结构73
3.5.3 准则1：将锁相环与噪声进行隔离74
3.5.4 准则2：将单端电路以及物理版图设计为差分形式76
3.5.5 准则3：环路滤波器、偏置产生电路和压控振荡器的电源抑制比、
噪声设计78
3.6 数据通信的时钟提取80
3.6.1 开关式鉴相器80
3.6.2 数据恢复延迟锁相环和相位插值器81
3.7 总结81
3.8 参考文献81
第4章 Ｉ／Ｏ电路中的信号及电源完整性设计83
4.1 引言83
4.2 单端Ｉ／Ｏ电路设计84
目 录Ⅺ
4.2.1 同步开关输出噪声84
4.2.2 测量的同步开关输出噪声与仿真值的相关性87
4.2.3 片上电源分布网络的测量以及全局电源分布网络中的反谐振峰值89
4.2.4 信号完整性和电源完整性的联合仿真89
4.2.5 从专用集成电路芯片中所见的整体电源分布网络阻抗93
4.2.6 频域内的目标阻抗95
4.2.7 采用依赖于频率目标阻抗的信号衰减估计98
4.3 差分Ｉ／Ｏ设计99
4.3.1 差分Ｉ／Ｏ电路的信号完整性建模99
4.3.2 差分传输线、串扰噪声和通孔的影响100
4.3.3 机织玻璃纤维的共模转换101
4.4 三维系统级封装中的电源完整性设计和评估105
4.4.1 宽总线结构的优势106
4.4.2 三种层叠芯片和三维系统级封装配置107
4.4.3 完整的电源分布网络阻抗及其对同步开关输出噪声的影响113
4.5 总结118
4.6 参考文献119
第5章 电源完整性退化及建模121
5.1 背景121
5.2 电源完整性建模123
5.2.1 板级电源完整性123
5.2.2 封装管壳的电源完整性124
5.2.3 片上电源网格完整性124
5.3 电源完整性分析125
5.4 频域分析125
5.5 时域分析128
5.6 目标阻抗背景129
5.7 问题公式化130
5.8 最坏情况电源分布网络输出电压噪声130
5.9 无可实现性限制的阻抗131
5.10 具有可实现性限制的阻抗133
5.10.1 一阶阻抗133
5.10.2 二阶阻抗134
5.11 实际电源分布网络139
5.11.1 无等效串联电阻的理想ＬＣ结构140
......
作者：Masanori Hashimoto，Raj Nair 著；戴澜 译
出版时间：2017
丛编项： 微电子与集成电路先进技术丛书
内容简介
进入21世纪以来，集成电路制造工艺的发展日新月异，目前已经进入到了前所未有的纳米级阶段。电源完整性作为系统级芯片设计的重要课题，直接影响到集成电路的可靠性、性能以及功耗。因此，本书作者以系统级电源完整性为切入点，深入探讨了电源完整性的影响、时钟产生及分布、输入/输出单元中的电源完整性设计、电源完整性建模、温度效应以及低功耗电源完整性设计等方面的问题，并以IBMPOWER7+处理器芯片作为实例进行分析，后针对新型碳纳米管互连元件在电源完整性中的应用做了简要讨论。
目录
译者序
原书前言
致谢
作者简介
本书作者及分工
第1章 集成电路电源完整性的重要性1
1.1 晶体管缩放和电源完整性退化过程1
1.1.1 恒定功率（ＣＰ）和恒定功率密度（ＣＰＤ）缩放下电源完整性3
1.1.2 低功耗设计及电源完整性退化4
1.1.3 集成电路中的电源网格噪声5
1.1.4 电源完整性退化对Ｉ／Ｏ电路及信号完整性的影响8
1.2 电源完整性恶化的因素9
1.2.1 电源完整性退化对良率的影响9
1.2.2 减少电压扩展和增加功率11
1.2.3 制造及封装技术的增强和成本12
1.2.4 设计和验证成本13
1.2.5 不可持续的能源浪费13
1.3 参考文献14
第2章 电源和衬底噪声对电路的影响15
2.1 电源噪声和衬底噪声15
2.2 路径以及延迟单元和电源噪声17
2.2.1 路径延迟和电源噪声之间的关系18
2.2.2 组合单元延迟22
2.2.3 触发器时间特性25
2.3 耦合效应电路级时序分析28
2.3.1 难点28
2.3.2 电源噪声的时间和空间的相关性30
2.3.3 统计噪声模型32
2.3.4 个案分析34
2.4 模拟／射频（ＲＦ）电路的噪声影响37
2.4.1 电源噪声37
2.4.2 衬底噪声39
2.5 习题40
2.6 参考文献40
第3章 电源完整性中的时钟产生和分布42
3.1 时钟延时、偏移以及抖动42
3.2 用于时钟树的互连元件46
3.2.1 互连元件的寄生器件46
3.2.2 电感的定义46
3.2.3 电感提取47
3.2.4 互连元件仿真53
3.2.5 专用的感性互连元件55
3.2.6 信号传输时间和电感58
3.3 时钟树结构及其仿真60
3.3.1 时钟树结构60
3.3.2 工业级时钟分布网络应用63
3.4 电源噪声引起的时钟偏移64
3.4.1 串行电路中的电源噪声64
3.4.2 噪声敏感的时钟分布网络仿真65
3.4.3 在电压Ｖ和温度Ｔ变化的情况下，时钟偏移分析的实例66
3.4.4 与时钟偏移和电源噪声有关的其他工作71
3.5 时钟产生71
3.5.1 对与电源完整性有关的锁相环和延迟锁相环的讨论72
3.5.2 锁相环结构73
3.5.3 准则1：将锁相环与噪声进行隔离74
3.5.4 准则2：将单端电路以及物理版图设计为差分形式76
3.5.5 准则3：环路滤波器、偏置产生电路和压控振荡器的电源抑制比、
噪声设计78
3.6 数据通信的时钟提取80
3.6.1 开关式鉴相器80
3.6.2 数据恢复延迟锁相环和相位插值器81
3.7 总结81
3.8 参考文献81
第4章 Ｉ／Ｏ电路中的信号及电源完整性设计83
4.1 引言83
4.2 单端Ｉ／Ｏ电路设计84
目 录Ⅺ
4.2.1 同步开关输出噪声84
4.2.2 测量的同步开关输出噪声与仿真值的相关性87
4.2.3 片上电源分布网络的测量以及全局电源分布网络中的反谐振峰值89
4.2.4 信号完整性和电源完整性的联合仿真89
4.2.5 从专用集成电路芯片中所见的整体电源分布网络阻抗93
4.2.6 频域内的目标阻抗95
4.2.7 采用依赖于频率目标阻抗的信号衰减估计98
4.3 差分Ｉ／Ｏ设计99
4.3.1 差分Ｉ／Ｏ电路的信号完整性建模99
4.3.2 差分传输线、串扰噪声和通孔的影响100
4.3.3 机织玻璃纤维的共模转换101
4.4 三维系统级封装中的电源完整性设计和评估105
4.4.1 宽总线结构的优势106
4.4.2 三种层叠芯片和三维系统级封装配置107
4.4.3 完整的电源分布网络阻抗及其对同步开关输出噪声的影响113
4.5 总结118
4.6 参考文献119
第5章 电源完整性退化及建模121
5.1 背景121
5.2 电源完整性建模123
5.2.1 板级电源完整性123
5.2.2 封装管壳的电源完整性124
5.2.3 片上电源网格完整性124
5.3 电源完整性分析125
5.4 频域分析125
5.5 时域分析128
5.6 目标阻抗背景129
5.7 问题公式化130
5.8 最坏情况电源分布网络输出电压噪声130
5.9 无可实现性限制的阻抗131
5.10 具有可实现性限制的阻抗133
5.10.1 一阶阻抗133
5.10.2 二阶阻抗134
5.11 实际电源分布网络139
5.11.1 无等效串联电阻的理想ＬＣ结构140
......
