国际电气工程先进技术译丛 ESD设计与综合 [（美）沃尔德曼 著] 2013年版 高清晰可复制文字版

国际电气工程先进技术译丛 ESD设计与综合 高清晰可复制文字版
作者：（美）沃尔德曼 著
出版时间：2013年版
内容简介
　　ESD设计与综合是Steven H.Voldman博士所著的《ESD Design andSynthesis》的中文翻译版。本书的目的在于教会读者半导体芯片上ESD设计的“艺术”。全书的线索将按照如下顺序：版图布局、结构、电源轨及电源轨的ESD网络、ESD信号引脚解决方案、保护环还有一大批实现的实例。这条线索同其他已公开的大部分相关资料不同，但却更贴近实际团队在实现ESD设计过程中所采用的方法。除此之外，本书还将为读者介绍当下处于热议的许多结构和概念。同时还将展示如DRAM、SRAM、图像处理芯片、微处理器、混合电压到混合信号应用，以及版图布局等实例。最后，本书还将介绍其他资料中尚未讨论过的话题，包括电源总线结构、保护环、版图布局。本书主要面向需要学习和参考ESD相关设计的工程师，或需要学习ESD相关知识的微电子学和集成电路设计专业高年级学生和研究生
目录
前言
致谢
第1章 ESD设计综合
1.1 ESD设计综合与系统结构流程
1.1.1 自顶向下的ESD设计
1.1.2 自底向上的ESD设计
1.1.3 自顶向下的ESD设计——存储器芯片
1.1.4 自顶向下的ESD设计——ASIC设计系统
1.2 ESD设计——信号通路和备用电流通路
1.3 ESD电路和原理图结构思想
1.3.1 理想的ESD网络和直流电流-电压设计窗口
1.3.2 ESD设计窗口
1.3.3 频域设计窗口下的理想ESD网络
1.4 半导体芯片和ESD设计方案的映射
1.4.1 半导体制造商之间的映射
1.4.2 ESD设计在不同工艺之间的映射
1.4.3 从双极工艺向CMOS工艺的映射
1.4.4 从数字CMOS工艺向数模混合CMOS工艺的映射
1.4.5 从体硅CMOS工艺向绝缘衬底上的硅（SOI）工艺的映射
1.4.6 ESD设计——由CMOS向RF CMOS工艺的映射
1.5 ESD芯片结构和ESD测试标准
1.6 ESD测试
1.6.1 ESD质量鉴定测试
1.6.2 ESD测试模型
1.6.3 ESD特性测试
1.6.4 TLP测试
1.7 ESD芯片结构和ESD备用电流通路
1.7.1 ESD电路、I/O和核心
1.7.2 ESD信号引脚电路
1.7.3 ESD电源钳位网络
1.7.4 ESD轨间电路
1.7.5 ESD设计和噪声
1.7.6 内部信号通路的ESD网络
1.7.7 跨区域ESD网络
1.8 ESD网络、顺序和芯片结构
1.9 ESD设计综合——无闩锁的ESD网络
1.10 ESD设计思想——器件之间的缓冲
1.11 ESD设计思想——器件之间的镇流
1.12 ESD设计思想——器件内部的镇流
1.13 ESD设计思想——分布式负载技术
1.14 ESD设计思想——虚设电路
1.15 ESD设计思想——电源去耦
1.16 ESD设计思想——反馈环去耦
1.17 ESD版图和布局相关的思想
1.17.1 设计对称
1.17.2 设计分段
1.17.3 ESD设计思想——利用空白空间
1.17.4 ESD设计综合——跨芯片线宽偏差（ACLV）
1.17.5 ESD设计思想——虚设图形
1.17.6 ESD设计思想——虚设掩膜
1.17.7 ESD设计思想——邻接
1.18 ESD设计思想——模拟电路技术
1.19 ESD设计思想——线邦定
1.20 设计规则
1.20.1 ESD设计规则检查（DRC）
1.20.2 ESD版图和原理图（LVS）
1.20.3 电学电阻检查（ERC）
1.21 总结和结束语
习题
参考文献

第2章 ESD架构和平面布局
2.1 ESD平面布局设计
2.2 外围I/O设计
2.2.1 焊盘限制的外围I/O设计结构
2.2.2 焊盘限制的外围I/O设计结构——交错I/O
2.2.3 核心电路限制的外围I/O设计结构
2.3 在外围I/O设计结构中集成ESD电源钳位单元
2.3.1 外围I/O设计结构中在半导体芯片拐角处集成ESD电源钳位单元
2.3.2 在外围I/O设计结构中集成ESD电源钳位单元——电源焊盘
2.4 在外围I/O设计结构中集成ESD电源钳位单元——主/从ESD电源钳位单元系统
2.5 阵列I/O
2.5.1 阵列I/O——片外驱动模块
2.5.2 阵列I/O四位组结构
2.5.3 阵列I/O成对结构
2.5.4 阵列I/O——全分布式
2.6 ESD架构——虚设总线结构
2.6.1 ESD架构——虚设VDD总线
2.6.2 ESD架构——虚设接地（VSS）总线
2.7 本地电压电源供给结构
2.8 混合电压结构
2.8.1 混合电压结构——单电源供给
2.8.2 混合电压结构——双电源供给
2.9 混合信号结构
2.9.1 混合信号结构——二极管
2.9.2 混合信号结构——CMOS
2.10 混合系统结构——数字和模拟CMOS
2.10.1 数字和模拟CMOS结构
2.10.2 数字和模拟平面布局——模拟电路布局
2.11 混合信号结构——数字、模拟和RF结构
2.12 总结和结束语
习题
参考文献

第3章 ESD电源网络设计
3.1 ESD电源网络
3.1.1 ESD电源网络——ESD设计关键参数
3.1.2 ESD和备用通路——ESD电源网络电阻的作用
3.2 半导体芯片阻抗
3.3 互连失效和动态导通电阻
3.3.1 互连动态导通电阻
3.3.2 钛/铝/钛互连失效
3.3.3 铜互连失效
3.3.4 互连材料的熔点
3.4 互连连线和通孔指南
3.4.1 针对人体模型（HBM）ESD事件的互连连线和通孔指南
3.4.2 针对机器模型（MM）ESD事件的互连连线和通孔指南
3.4.3 针对充电设备模型（CDM）ESD事件的互连连线和通孔指南
3.4.4 针对人体金属模型（HMM）和IEC 61000-4-2 ESD事件的互连连线和通孔指南
3.4.5 连线和通孔的ESD指标
3.5 ESD电源网络电阻
3.5.1 电源网络设计——ESD电源网络输入电阻
3.5.2 ESD输入到电源网络连接——沿ESD总线的电阻
3.5.3 电源网络设计——ESD电源钳位到电源网络电阻评估
3.5.4 电源网络设计——电阻评估
3.5.5 电源网络设计分布表示
3.6 电源网络版图设计
3.6.1 电源网络设计——电源网络的开槽
3.6.2 电源网络设计——电源网络的分割
3.6.3 电源网络设计——芯片边角
3.6.4 电源网络设计——金属层堆叠
3.6.5 电源网络设计——连线槽和编织状电源总线设计
3.7 ESD规格电源网络的注意事项
3.7.1 充电设备模型标准电源网络和互连设计注意事项
3.7.2 人体金属模型与IEC标准电源网络和互连设计注意事项
3.8 电源网络设计综合——ESD设计规则检验方法
3.8.1 电源网络设计分析——应用ESD虚拟设计级的ESD DRC方法
3.8.2 电源网络设计综合——应用ESD互连参数化单元的ESD DRC方法
3.9 总结和结束语
习题
参考文献

第4章 ESD电源钳位
4.1 ESD电源钳位
4.1.1 ESD电源钳位的分类
4.1.2 ESD电源钳位的设计综合——关键设计参数
4.2 ESD电源钳位的设计综合
4.2.1 瞬时响应频率触发元件及ESD频率窗口
4.2.2 ESD电源钳位频率设计窗口
4.2.3 ESD电源钳位的设计综合——电压触发的ESD触发元件
4.3 ESD电源钳位设计综合——ESD电压钳位分流元件
4.3.1 ESD电源钳位触发条件与分流单元失效
4.3.2 ESD钳位元件——宽度缩放
4.3.3 ESD钳位元件——导通电阻
4.3.4 ESD钳位元件——安全工作区域
4.4 ESD电源钳位问题
4.4.1 ESD电源钳位问题——上电与断电
4.4.2 ESD电源钳位问题——误触发
4.4.3 ESD电源钳位问题——预充电
4.4.4 ESD电源钳位问题——充电延迟
4.5 ESD电源钳位设计
4.5.1 本地的电源供给RC触发MOSFET ESD电源钳位
4.5.2 非本地的电源供给RC触发MOSFET ESD电源钳位
4.5.3 改良的反相器级反馈的ESD电源钳位网络
4.5.4 ESD电源钳位设计综合——正向偏置触发的ESD电源钳位
4.5.5 ESD电源钳位设计综合——IEC 61000-4-2响应的ESD电源钳位
4.5.6 ESD电源钳位设计综合——对预充电与充电延迟不敏感的ESD电源钳位
4.6 ESD电源钳位设计综合——双极型ESD电源钳位
4.6.1 应用齐纳击穿触发元件的双极型ESD电源钳位
4.6.2 应用双极型晶体管BVCEO击穿触发元件的双极型ESD电源钳位
4.6.3 应用BVCEO双极型晶体管触发及可变触发串联二极管网络的双极型ESD电源钳位
4.6.4 应用频率触发元件的双极型ESD电源钳位
4.7 ESD电源钳位主/从系统
4.8 总结和结束语
习题
参考文献

第5章 ESD信号引脚网络的设计与综合
5.1 ESD信号引脚结构
5.1.1 ESD信号引脚网络的分类
5.1.2 ESD信号器件的ESD设计综合——关键设计参数
5.2 ESD输入结构——ESD和引线焊盘布局
5.2.1 ESD和引线焊盘的布局与综合
5.2.2 引线焊盘间的ESD结构
5.2.3 分离I/O和引线焊盘
5.2.4 分离与焊盘相邻的ESD
5.2.5 ESD结构部分位于焊盘下方
5.2.6 ESD结构位于焊盘下方和焊盘之间
5.2.7 ESD电路和RF焊盘集成
5.2.8 引线焊盘下的RF ESD信号焊盘结构
5.3 ESD设计综合和MOSFET的布局
5.3.1 MOSFET关键设计参数
5.3.2 带有硅化物阻挡掩膜版的单个MOSFET
5.3.3 串联共源共栅MOSFET
5.3.4 三阱MOSFET
5.4 ESD二极管的设计综合和版图
5.4.1 ESD二极管的关键设计参数
5.4.2 双二极管网络的ESD设计综合
5.4.3 二极管串的ESD设计综合
5.4.4 背靠背二极管串的ESD设计综合
5.4.5 差分对ESD设计综合
5.5 SCR的ESD设计综合
5.5.1 单向SCR的ESD设计综合
5.5.2 双向SCR的ESD设计综合
5.5.3 SCR的ESD设计综合——外围触发元器件
5.6 电阻的ESD设计综合和布局
5.6.1 多晶硅电阻设计布局
5.6.2 扩散电阻设计布局
5.6.3 p扩散电阻设计布局
5.6.4 n扩散电阻设计
5.6.5 埋置电阻
5.6.6 n阱电阻
5.7 电感的ESD设计综合
5.8 总结和结束语
习题
参考文献

第6章 保护环的设计与综合
6.1 保护环的设计与集成
6.2 保护环的特性
6.2.1 保护环的效率
6.2.2 保护环理论——广义双极型晶体管的视角
6.2.3 保护环理论——逃逸概率的视角
6.2.4 保护环——注入效率
6.3 半导体芯片划片槽保护环
6.4 I/O到内核保护环
6.5 I/O到I/O保护环
6.6 I/O内部保护环
6.6.1 I/O单元内部保护环
6.6.2 ESD到I/O的片外驱动保护环
6.7 ESD信号引脚保护环
6.8 保护环元件库
6.8.1 n沟道MOSFET保护环
6.8.2 p沟道MOSFET保护环
6.8.3 RF保护环
6.9 混合信号电路保护环——数字到模拟
6.10 混合电压保护环——从高压到低压
6.11 无源和有源保护环
6.11.1 无源保护环
6.11.2 有源保护环
6.12 槽隔离保护环
6.13 硅穿孔保护环
6.14 保护环DRC
6.14.1 内部闩锁和保护环设计规则
6.14.2 外部闩锁保护环设计规则
6.15 保护环和计算机辅助设计方法
6.15.1 内置的保护环
6.15.2 p-cell保护环
6.15.3 保护环p-cell的SKILL代码
6.15.4 保护环电阻计算机辅助设计检查
6.15.5 保护环调整的后处理方法
6.16 总结和结束语
习题
参考文献

第7章 ESD全芯片设计——集成与结构
7.1 设计综合与集成
7.2 数字设计
7.3 定制设计和标准单元设计
7.4 存储器ESD设计
7.4.1 DRAM设计
7.4.2 SRAM设计
7.4.3 非挥发性RAM ESD设计
7.5 微处理器ESD设计
7.5.1 具有5～3.3 V接口的3.3 V微处理器
7.5.2 具有5～2.5 V接口的2.5 V微处理器
7.5.3 具有3.3 ～1.8 V接口的1.8 V微处理器
7.6 专用集成电路（ASIC）
7.6.1 ASIC ESD设计
7.6.2 ASIC设计门阵列标准单元I/O
7.6.3 多电源轨ASIC设计系统
7.6.4 具有电压岛的ASIC设计系统
7.7 CMOS图像处理芯片设计
7.7.1 长/窄标准单元的CMOS图像处理芯片设计
7.7.2 短/宽标准单元的CMOS图像处理芯片设计
7.8 混合信号结构
7.8.1 混合信号结构——数字和模拟
7.8.2 混合信号结构——数字、模拟和RF
7.9 总结和结束语
习题
参考文献